VHDL-реализация адаптивного КИХ-фильтра на распределенной арифметике

Abstract

В статье рассмотрено, как на основании метода проектирования адаптивных КИХ-фильтров с применением распределенной арифметики создано VHDL-описание фильтра. Особенностями такой архитектуры устройства фильтра является высокая ее пропускная способность, что позволяет осуществлять фильтрацию в широком частотном диапазоне, невысокие требования к памяти, а также масштабируемость структуры фильтра. Осуществлена аппаратная реализация фильтра на FPGA. Преимуществом такой аппаратной платформы является возможность динамического выбора и загрузки архитектуры фильтра, гибкость, высокая пропускная способность благодаря параллельным вычислениям в FPGA.