Методика расчета быстродействующих систем синхронизации с мелким шагом выходного сигнала

Abstract

Одним из возможных способов уменьшения шага выходного сигнала (выходной частоты или скорости) системы синхронизации является использование в контуре фазовой автоподстройкой частоты этой системы делителя с дробным переменным коэффициентом деления (ДДПКД). Одним из вариантов построения ДДПКД может быт делитель, выполненный на базе цифрового синтезатора отсчетов (ЦСО). Использование различных методов перестройки ЦСО может обеспечить дробность шага перестройки эквивалентного коэффициента деления до 10-5/10-7. Рассмотрены основные параметры быстродействующих систем синхронизации на примере одноконтурного синтезатора частоты с делителем в цепе обратного связи, т.е. на примере простейшей системы фазовой автоподстройки частоты (ФАПЧ).