Поиск по всему репозиторию:

Показать краткое описание

dc.contributorБрестский государственный технический университетru_RU
dc.contributorBrest State Technical Universityru_RU
dc.contributor.authorУваров, А. А
dc.contributor.authorСадыхов, Рауф Хосровович
dc.coverage.spatialБрестru_RU
dc.date.accessioned2020-09-09T13:58:45Z
dc.date.available2020-09-09T13:58:45Z
dc.date.issued2009
dc.identifier.citationУваров, А. А. Вычислительная конфигурация для реализации на архитектуре CUDA алгоритма фильтрации изображений / А. А. Уваров, Р. Х. Садыхов // Вестник Брестского государственного технического университета. Серия: Физика, математика, информатика. – 2009. – № 5. – С. 34–38 : ил. – Библиогр.: с. 38 (5 назв.).ru_RU
dc.identifier.urihttps://rep.bstu.by/handle/data/7288
dc.descriptionUVAROV А. A., SADYKHOV R. Kh. Execution configuration for cuda implementation of image convolution filterru_RU
dc.description.abstractВ статье продемонстрирован способ построения вычислительной конфигурации для алгоритмов сверточной фильтрации изображения различного радиуса. Способ позволяет создавать вычислительные конфигурации, которые для всех обращений к глобальной памяти формируют транзакции. Для выбора оптимальных размеров блоков данных были сформированы математические критерии. На их основе для каждого радиуса фильтра было сформировано множество вычислительных конфигураций. Экспериментально было продемонстрировано, что для фильтров с радиусом 1–4 существует две оптимальные конфигурации с размерами блоков данных 512х14 и 512х30 байт соответственно. В качестве обобщения можно добавить, что найденные вычислительные конфигурации будут оптимальны для алгоритмов обработки изображений, которые используют тот же размер окрестности пикселя, что и рассмотренные алгоритмы фильтрации.ru_RU
dc.language.isoruru_RU
dc.publisherБрГТУru_RU
dc.relation.ispartofseriesФизика, математика, информатика;
dc.subjectинформационные технологииru_RU
dc.subjectinformation technologyru_RU
dc.titleВычислительная конфигурация для реализации на архитектуре CUDA алгоритма фильтрации изображенийru_RU
dc.typeСтатья (Article)ru_RU
dc.identifier.udc004.272.26ru_RU
dc.abstract.alternativeThe paper demonstrates approach for constructing optimal execution configuration for CUDA implementation of image convolution filter with different radius. The main goals of execution configuration are to eliminate uncoalesced memory access to improve memory bandwidth and maximize multiprocessor threads utilization. Several mathematical criteria were proposed to choose optimal data block size for execution configuration. Multiple execution configurations based on selected criteria for every filter radius have been formed. It is experimentally find out that two execution configurations with data block size 512х14 and 512х30 are optimal for image convolution filter with radius from 1 to 4. Also described execution configurations are optimal for image processing algorithms which use the same pixel area like considered image convolution filter.ru_RU


Файлы в этом документе

Thumbnail

Данный элемент включен в следующие коллекции

Показать краткое описание