| dc.contributor.author | Дудкин, Александр Арсентьевич | |
| dc.contributor.author | Головко, Владимир Адамович | |
| dc.contributor.author | Муравьев, Геннадий Леонидович | |
| dc.contributor.author | Качков, Илья Владимирович | |
| dc.contributor.author | Мачнев, Александр Григорьевич | |
| dc.contributor.author | Махнист, Леонид Петрович | |
| dc.contributor.author | Гладыщук, Виталий Борисович | |
| dc.coverage.spatial | Минск | ru_RU |
| dc.date.accessioned | 2022-03-09T09:24:54Z | |
| dc.date.available | 2022-03-09T09:24:54Z | |
| dc.date.issued | 1994 | |
| dc.identifier.citation | Алгоритмы и подсистемы автоматизированного логического проектирования цифровых СБИС : материалы по математическому обеспечению ЭВМ / А. А. Дудкин [и др.] ; науч. ред. Р. Х. Садыхов ; Академия наук Беларуси, Институт технической кибернетики Академии наук Беларуси. – Минск : Институт технической кибернетики Академии наук Беларуси, 1994. – 119, [1] c. – Библиогр.: с. 114–118 (59 назв.). – 100 экз. | ru_RU |
| dc.identifier.uri | https://rep.bstu.by/handle/data/26896 | |
| dc.description | Dudkin, Alexander Arsentievich; Golovko, Vladimir Adamovich; Muravyov, Gennady Leonidovich; Kachkov, Ilya Vladimirovich; Machnev, Alexander Grigorievich; Makhnist, Leonid Petrovich; Gladyshchuk, Vitaly B. Algorithms and subsystems for automated logic design of digital VLSI | ru_RU |
| dc.description.abstract | Описываются алгоритмы и процедуры, предназначенные для логического проектирования цифровых схем в базисе элементов библиотек интегральных технологий. Приведенные процедуры позволяют автоматизировать процесс разработки принципиальных последовательностных и комбинационных схем, начиная с анализа и моделирования закона функционирования синтезируемых блоков. Процедуры синтеза дают возможность выполнить синтез схем логического управления как на жесткой, так и на микропрограммной логике, а также произвольных неоднородных отказоустойчивых структур для нейтрализаций как эксплуатационных, так и производственных отказов. Входными данными для проектирования являются: описание проектируемой схемы на языке высокого уровня VHDL, требования к характеристикам схемы, тестовые наборы. Выходные данные представляют собой синтезированную схему и результаты моделирования. Предложены структуры подсистем САПР СБИС, которые являются частью системы высокоуровневого синтеза. Работа подсистем продемонстрирована на конкретных примерах. Материал предназначен для специалистов, работающих в области логического проектирования цифровых СБИС, и для инженеров-разработчиков САПР. Печатается по решению редакционно-издательского совета Института технической кибернетики АН Беларуси. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | Институт технической кибернетики Академии наук Беларуси | ru_RU |
| dc.title | Алгоритмы и подсистемы автоматизированного логического проектирования цифровых СБИС | ru_RU |
| dc.type | Книга, монография (Book) | ru_RU |
| dc.identifier.udc | 658.512.22.011.56:621.382.049.771.14 | ru_RU |
