перемещений. Сависимость освещенности за период для интерферометров приблизительно соответствует синусоидальной. Нелинейная записимость требует согласования уровня квантования с величиной перемещения.

Установка трех фотоприемников равномерно по периоду позволяет получить три сигнала со сдвигом на угол в 120 градусов. Нахождение этих сигналов в различных фазс ых точках допускает выбор наиболее линейных участков функций с максимумом производной. Переход к данным соседних функций, вызывает погрешность в пределах дискрета АЦП и погрешности, связанной с неточностью фазовой установки фотоприемников. Поскольку обе погрешности систематические, то с помощью оценки измерения по трем зависимостям интерполируется переход к линейному участку.

Общее показани перемещения образуется из подсчета числа периодов и дискрета на одном из трех $\mathbf{A}\mathbf{U}\mathbf{\Pi}$.

Такой подход позволяет получить точность отсчета в пределах 0,1 длины интерференционной картины с использованием 6-ти разрядных АЦП.

Возможно использование также большето количества АЦП для повышения рагрешающей способности в пределах длины интерференционной картины. Это дает возможность больше линеаризовать исследуемые участки синусонд, снимаемых с датчиков, ввиду того, что датчик исследует меньший фазовый участот. Для получения необходимой разрешающей способности необходимо применять достаточную разбивку длины волны во времени. Исследуемый участок умечьщастся: в 2 раза ввиду отражения от поверхности; в 3 раза ввиду использования 3-х датчиков; и скончательная разбивка определяется разрядностью используемого АЦП. Вариант использования АЦП для преобразования сигналов возможен для технического репьсния устройства измеренля линейных перемещений описанного в [1].

ЛИТЕРАТУРА.

1. Авторское свидет пьство 1095034. Устройство для измерения линейных перемещений. Поздняков В.Ф., Сергеев С.С., Кудинов Н.В. и др.

Вопросы п. эектир звания отказоустойчивых линейных систолических процессоров

В.А.Головко, В.И.Хвещук, Н.С.Трефимчух, С.А.Филипаня.

Систолические процессоры позволяют соединить преимущества конвейерной обработки информации и технологии СБИС. Необходимость обработки информация в реальном масштабе времени, возрастающий объем вычислений и векторизуемость алгоритмов вычислений создают предпосылки

реализации соответствующего вычислителя на систолическом массиве. В данной работе рассматриваются вопросы проектирования одномерных с казоустойчивых систолических процессоров на примере процессора для вычисления медианы и решения системы линейных алге-рацческих уравнений. Медианная фильтрация применяется для анализа изображений и состоит в выборе среднего числа из перечня рассортированных в порядке убывания п значений входной функции f(x) внутри смещенного окна W+x, где /W/=n - размерность окна, n - нечетное число. Так медианный фильтр с окном W={-1,0,1}, /W/=3 г зализует следующую функцию:

$$\text{med } [f(x-1),f(x),f(x+1)] = \max \left\{ \begin{array}{l} \min [f(x-1),f(x)]; \\ \min [f(x-1),f(x+1)]; \\ \min [f(x),f(x+1)]. \end{array} \right.$$

В основе систолического процессора для решения системы линейных антебраических уравнений используется метод LU - разложения матриц В обоих случаях исходный треугольный массив процессорных элементов (ПЭ) был отображен на линейную систолическую структуру. Следует также отметить, что систолический процессор медианы реализован со скользящим окном.

При проектировании указанных выше систолических массивов решались следующие задачи: высокая скорость вычисленьй, слайсовость структурь, в тоответствии с рымерностью задачи, возможность простого обхода отказавших элементов, организация простого ввода входных данных, ваблюдаемости и управляемости элементов систолического массива. При этом в отличие от известных подходов, когда средства отказоустойчивости выодятся на последнем этапе проектирования, здесь структура систолического массива и организация потока данных выбирались исходя из обеспечения тестопригодности и отказ устойчивости при малых аппаратных затратах. В разработанных схемах легкс реализуются два подхода к структурной перестройке:

- 1. Обеспеченение заранее мегъщего уровня производительности, когда в всходном состоянии все процессорные элементы рябочие.
- 2. Обеспечение структурной перестройки схемы для замены отказавших элементов на резервные. При отказе i-го процессорного элемента ПЭ(i) происходит такое его исключение из линейки, при котором функции выполняемые ПЭ(i)...ПЭ(N) передаются ПЭ(i+1)...ПЭ(N+1) соответственно, т.е. происходит сдвиг вправо на один элемент.

Проведено моделирозание показателей отка оустойчивости систолических процессоров ри реализации их на кристалие и показаны

технология выбора оптимального объема резервных процессорных элементов. На основе анализа реализации приведенныт выше отказоустойчивых процессоров разработаны общие рекомендации для проектирования линейных отказоустойчивых систолических массивов.

Систолический процессов пробразования Фурье с интеграцией на уровне пластины

В.А. Головко, В.Б. Гладыщук, Г.Х. Циркина

В настоящее время перспективы дальнейшего роста степени интеграции схем связывается со схемами с интеграцией на уровне пластины, которые по сравнению с современными СБИС позволяют сделать не просто колличественный, а качественный скачок в увеличении числа функций, выполняемых схемами на монолитном кремнии, надежности и производительности.

В настоящей работе рассматривается реализация систолического процессора преобразования Фурье с интеграцией на уровне пластины. При этом процессор выполняет дискретное преобразование Фурье, которое реализуется по схеме Горнера

$$F_k = ((X_{N-1}W_N^k + X_{N-2})W_N^k + ... + X_i)W_N^k + X_0.$$

где $k=\overline{0},N-1$, N - общее число отсчетов, $\{X_{5},X_{1},...,X_{N}\}$ - с эвокупность исходнь отсчетов, W_{M}^{A} - весовые коэффициенты, которые вычисляются спедующим образом:

$$W_N^k = \exp(-j2\pi kn/N).$$

Систолический процессор представляет собой линейку процессорных элементов (ПЭ), в ксторой при необходимости возможен обход отказавших элементов. При этом средства отказоустойчивости MOLAL ориентиро ины как на нейтрализацию производственных, так эксплуатационных отказов. Чля нейтрализации производственных отказов в схему вводится ПЗУ дефектов, в которое на этапе производства путем п. режигания плавких псремыех заносится информация о работостось (ос. 1,00) процессорных элементов. С целью нейтрализации эксплуатационных отказов для каждого процессорного элемента схемы вводится триггер работоспособлости, в который заносится спответствующая информация о состоянии ПЭ при тестировании схемы на этапе эксплуатации. Выводы ПЗУ дефектов и триггеров работоспособности управляют коммутационными элементами